Integrace vývoje, testovacích postupů a výroby

Úvod

V článcích, které vyšly v tomto časopise v uplynulých letech, byly shrnuty metody a prostředky, s nimiž se dá provádět testování jako navazující činnost po sériové výrobě. V tomto článku se vracíme k „zabudování“ základní testovatelnosti již při vývoji elektronické desky plošných spojů.

Asi není možné tuto činnost úplně popsat pro „light“ nebo „velkou“ výrobu, pokusíme se tedy shrnout několik praktických pravidel pro začátek.

Přístupnost signálů a napájecích spojů

Je dobré myslet na to, aby všechny spoje vedoucí mezi součástkami byly přístupné pro testování. Platí to hlavně pro signály sběrnic mikroprocesorů, které jsou na desce zpravidla zapojeny paralelně a hustě, protože jich je velký počet a jsou z obvodů vyvedeny na sousedních vývodech. Když použijete pouzdro BGA, svádí to k routování takových signálů v mezivrstvách. A tak se může stát, že jsou buď kuličky pouzdra BGA nezapájeny, nebo je někde na desce zkrat mezi sousedními signály, a nedá se to zjistit jinak než rentgenem či jiným profesionálním prostředkem.

Je výhodné, když se při oživování můžete na tyto signály „podívat“ sondou osciloskopu, jestli mají správné logické úrovně a správné hrany impulsů. Pokud jsou dva sousední signály podezřele stejné, nebo mají-li „schody“ či nesprávné logické úrovně, napovídá to o možném zkratu, a pokud jsou na jednom signálu sběrnice podezřele různé hrany od sousedních, ukazuje to na nežádoucí kapacitu, tedy nezapojený vývod.

U vícevrstvých desek je možné buď signály sběrnice prokovenými dírami vyvést na spodní či horní stranu, nebo lze do cesty signálů blízko součástky zapojit sériové rezistory o hodnotě jednotek ohmů. U desek se sběrnicí PCI se nám osvědčila hodnota 10 Ω. V nejhorším případě je možné tyto součástky odpájet a izolovat úseky spojů pro hledání diskontinuity. Navíc tyto rezistory fungují jako přizpůsobovací členy potlačující odrazy na vedení, které u rychlých signálů už nemůžeme zanedbat.

Při hledání zkratu lze použít 2- či 4drátové (bezproudové) zapojení ohmmetru. Někdy, u vlasových zkratů v mezivrstvě, zafunguje metoda proudozdroje s omezením napětí, kdy proud kolem 5 A už je schopen tento mikrozkrat „přepálit“. Ale tento postup lze použít jen ve chvíli největší nouze.

Napájecí spoje u moderních součástek (CMOS) už nemusejí být „tlusté“, jak tomu bývalo například u bipolárních číslicových obvodů technologie STTL, ale musejí být dobře zablokované jak na výstupu zdroje, tak rozloženými kapacitory po celé ploše desky. CMOS součástky mají velký „dynamický“ odběr, protože při klopení velkého množství tranzistorů dochází ke krátkodobému velkému odběru z napájení právě v době změn logických úrovní, většinou v rytmu hodinového signálu. Proto se doporučuje ošetřit napájecí piny paralelními (blokovacími) keramickými kapacitory s malou impedancí anebo oddělit kvůli emitovanému rušení napájení sériovými induktory. To se často používá pro napájení dynamických pamětí.

Napájecí spoje by měly vést co nejkratší cestou do „nalité“ mezivrstvy tvořící plochu nebo alespoň několika cestami tvořícími síť podobající se ploše. Ta má totiž teoreticky nulovou impedanci, kdy se magnetické účinky proudů do opačných směrů vzájemně eliminují.

Pokud je na desce spínaný regulátor napájení, doporučuje se dobře zablokovat jeho vstup a výstup několika kapacitory různých hodnot pro eliminaci rezonančních jevů, případně tyto spoje oddělit sériovými induktory. To umožní při oživování odpojit výstup regulátoru a správně ho nastavit nebo najít zkrat na desce. Samotný regulátor by měl být zapojen s co nejmenší plochou uzavřenou obvodem s vysokofrekvenčním proudem.

Konektory většinou umožňují připojit se k testovaným signálům, ale někdy jsou kontakty kryté. Proto bývá dobře v blízkosti konektorů opět použít sériové odpory nebo odrušovací feritové členy umožňující měření, a navíc plnící funkci filtru zakončujícího vedení kabelu.

Další technikou je vytváření testovacích bodů, většinou kruhových plošek pokrytých zlacením, na spodní nebo horní straně desky.

Obr. 1  Testovací přípravek s adaptérem pro sběrnici PCI a rozhraním JTAG

ICT: Fixtura a jehlové pole

Při sériové výrobě musí testovací zařízení automaticky přezkoušet co nejvíc signálů, popřípadě naprogramovat „in-circuit“ programovatelné součástky na desce. Kdysi se to provádělo programátorem s objímkou, pak programovacím kabelem. Malé počty desek lze naprogramovat ručně pomocí konektoru „hřebínku“, ale u velkého množství desek to je nepraktické.

Testování elektrických charakteristik v tomto případě bývá doplněno několikanásobným naprogramováním obvodů připájených na plošném spoji: nejprve se do nich zapíše základní systém, pak testovací software umožňující zrychlené testování a nakonec finální uživatelský software.

Fixtura je mechanický upínací přípravek vybavený přesně umístěnými naváděcími kolíky pro navedení desky plošného spoje na testovací kontakty a adaptéry. Fixtura musí být dosti robustní, protože kromě testování elektrických charakteristik často nese i testovací prvky elektromechanické (solenoidy) nebo pneumatické pro testování tlačítek a jiných čidel, čteček optických kódů, kamer, rádiových vysílačů, optických či tlakových čidel, zdrojů a dalších rozhraní.

Fixtura umožňuje připojení „pole“ pružných jehlových kontaktů na spodní stranu destičky ke zlaceným testovacím ploškám na významných signálech a napájeních. Shora se testují například diody LED, tlačítka, rozhraní SIM karty, baterie, rádiové antény a další obvody. Pružné kontakty se vyrábějí ve stovkách typů podle napětí, proudu nebo i frekvence, která se testuje.

Jehlové pole se skládá z tlusté desky (8−15 mm) základního materiálu (FR-4) bez mědi s rozvrtanými dírami v obrazci, jako jsou testovací plošky na testované desce. Do nich se zalisují pouzdra jehlových kontaktů a ty se propojují (pájením či ovíjením) s testovacím obvodem v těle přístroje nakonfigurovaným přesně na danou desku.

ICT je zkratka pro In-Circuit-Tester nebo Internal Connections Tester, tedy pro testovací adaptér s jehlovým polem ve fixtuře pro elektrické testy osazené DPS, doplněné simulátory atd.

Často musí být ve výrobě vygenerován unikátní zabezpečovací certifikát pro každý kus. Dále musí být o každém kroku vytvořen záznam do podnikové databáze systému řízení kvality, a to jak při bezchybném výsledku testu, ale zejména při nalezení chyby a její opravě a následném novém testu. Fixtura může být doplněna elektrickou nebo optickou čtečkou individuálního výrobního kódu na desce, což umožňuje automatickou manipulaci s deskami a provádění testů. Testovací program běží v řídicím počítači, který je připojen do podnikové sítě.

Ale i pro manuální postup oživování/testu jsou výše uvedená pravidla použitelná.

JTAG

JTAG je moderní testovací a programovací systém v módu „in-circuit“, přijatý řadou výrobců součástek. Tento systém byl rozvinut a v Rystonu ho využíváme pro výrobní testy automotivních a lékařských jednotek, jak v individuálním oživování prototypů, tak při předsériové výrobě v množství kolem 1 000 kusů pro odladění náběhu výroby řádu stovek tisíc kusů ročně. Toto množství již vyžaduje minimalizaci ruční práce, sledování doby zkoušek, testování a programování obvodů na několika vyrobených deskách (panelu po čtyřech) paralelně a samozřejmě též totální napojení na systém řízení jakosti výrobce.

Součástí systému je PC a jeho programové vybavení, jednak pro online řízení testeru, jednak pro přípravu testů.

Testovací systém dovoluje přímo zkoušet desky obsahující čipy s JTAG rozhraním. Pro oblast pokrytou JTAGem lze snadno, téměř automaticky generovat testy na základě BSDL souborů popisujících JTAG strukturu obvodů a jejich pořadí v JTAG řetězci. Umožňuje však nepřímo zkoušet i subsystémy mimo toto rozhraní, avšak příprava testu je komplikovanější.

Tento systém dokáže v přímém módu najít následující chyby na desce:

• Zkrat mezi přímo testovatelnými spoji (tedy cest, které spojují dva nebo více pinů součástek, které mají JTAG).
• Zkrat testovatelných spojů na napájení (log.1) nebo na zem (log.0).
• Přerušení testovatelných spojů.

Přímý mód JTAG umožňuje otestovat části desky tvořené nejčastěji hustě montovanými BGA součástkami s mnohavodičovým propojením (např. 32bitovou sběrnicí), které prakticky nelze testovat jinak.

Rozhraní JTAG je však možné do jisté míry využít i v nepřímém módu, kdy je simulací stavů na I/O pinech řízených JTAGem možno nalézt následující chyby:

• Zkrat testovatelných spojů s netestovatelnými spoji (tedy cest, které jsou spojeny s jedním pinem součástky, která má JTAG, a „ostrovem“ ne přímo přístupným přes JTAG, ale přes konektor nebo ruční sondu nebo externími obvody propojitelným zpět do JTAG oblasti).
• Zkrat mezi sebou netestovatelných spojů, například analogových signálů.
• Zkrat na zem, napájecí napětí a zkrat mezi sebou u signálů, kde to lze funkčně zjistit.

Nepřímé módy tedy většinou umožňují nalézt chyby i v oblasti nepřístupné přímo JTAGu, např. v analogové síti, ale příprava testů je komplikovanou inženýrskou záležitostí, protože tvůrce testu musí znát schéma a funkci těchto obvodů a často je třeba vyrobit různé přípravky.

Dále jsou testy nepracující se systémem JTAG (např. měření odběrů, dobíjení, zátěže), ale mohou s JTAG testy být „proloženy“, protože je například nutné nejprve naprogramovat pomocný procesor, pak ho spustit a otestovat jím řízený napájecí a dobíjecí systém pro akumulátor simulovaný zátěží.

Nelze testovat například oscilátory nebo vysokoimpedanční obvody, lze jen nepřímo (pomocí děličky nebo squelch obvodů) odvodit informaci o jejich funkci.

Programové vybavení pro přípravu, popř. řízení testovacího adaptéru pracuje pod Windows a skládá se z několika programů:

Pracující offline (příprava testů a zpracování výsledků):

• Program pro tvorbu SVF-souboru (souboru testovacích vektorů) pro testování spojů na desce na základě analýzy BSDL souboru (popis testovacího rozhraní čipů, které jsou na desce a mají JTAG) a Netlistu (souboru spojů, který vygeneroval návrhový systém). Program dovoluje nastavovat mnoho parametrů pro tvorbu a „ladění“ SVF-souboru: např. předurčovat logickou úroveň na pinech, vylučovat spoj z testování, vylučovat čip z řetězce atd. Program též dovoluje generovat SVF-soubor pro testování spojů na několika deskách a spojů mezi deskami, které jsou spojeny v jeden JTAG-řetězec a jsou mezi sebou propojeny např. sběrnicí. Lze například testovat spoje, které procházejí přes obousměrné budiče (buffery). Tyto buffery je nutné popsat ve zvláštním textovém souboru.
• Program pro „makrofunkce“, například pro generování SVF-souboru pro testování paměti (která sama nemá JTAG) na desce, pokud řídicí, datové a adresové piny paměti jsou spojeny s čipem, který má JTAG (procesor). Pozn.: Test SDRAM ve skutečnosti tuto paměť otestuje mimo katalogové hodnoty, protože nestihne v předepsaných časech provádět refreš, ale přesto paměť funguje.
• Prostředí pro sestavení sekvence kombinovaného testu (přímého a nepřímého, analogového atd.) a programovací procedury.
• Program pro vyhodnocení chyb, který na základě analýzy souboru s výsledkem testování (u jedné desky) ukáže chybný spoj nebo vývod. Název spoje a vývodu odpovídá názvu ve schématu (pokud to CAD podporuje) a usnadní opravu přímo na desce.
• Statistický vyhodnocovací program pro úpravy plánu jakosti. Vyhodnocuje protokoly testování desek, na nichž vznikla neshoda, a snaží se vyhledat zákonitosti.

Online program:

• Program, který přímo řídí tester přes rozhraní USB a jím řízený master-port JTAG. V Rystonu jsme aplikovali systém USB-Blaster zavedený firmou Altera. Pro provedení testu (testovacího souboru) se využívá „dávka”, kterou ho „nasype“ do desky rozhraní. Kromě toho je to informační vazba do našeho informačního systému (QMS) pro identifikaci výrobků po testech, případně pro evidenci neshod. Na tento program navazuje výše zmíněný program pro hledání chyb a vyhodnocování neshod.

Zkušenosti ve výrobě

Tester připojený na fixturu s měřicími hroty pro panel se čtyřmi deskami byl nasazen ve výrobní hale na výstup pájecí linky. První verze ostrého testovacího a programovacího softwaru požaduje na běh 2 minuty, během nichž provede u čtyř desek najednou přezkoušení funkce dohledového procesoru, naprogramování, kontrolu zdrojů a dobíjecího obvodu baterie a elektrický test hlavního procesoru, paměti a většiny konektorů. To umožnilo během dvou pracovních dnů osadit, zapájet a otestovat 600 základních desek vozidlové jednotky nesoucích kolem 600 součástek. Chybovost byla pod 1 procento (5 desek) a z nich bylo možné opravit 3 desky, které pak prošly testem.

Protože vše mechanické se jednou za čas porouchá, je fixtura konstruována tak, aby se díl s poruchou, např. vzpříčenou jehlou, dal snadno opravit výměnným způsobem. Přesto však je fixtura napevno uzpůsobena na testování jediného typu desky plošného spoje pomocí typového rozvodného modulu a rozvrtané základní desky.

Při rozjeté výrobě na lince je zpravidla jedna fixtura v provozu, druhá je v pohotovosti, třetí ve skladě a čtvrtá ve vývoji pro vylepšování testů nebo pro opravu.

Jednotlivé počítače jsou spojeny do lokální podsítě ethernetovým switchem a PC serverem připojeným k podnikové síti.

Pracoviště bylo později doplněno o další jednotky, které ovládají pokročilejší funkce, a tím se taky využila plně kapacita switche.

Přibyla druhá fixtura pro elektrický test osazených desek po čtyřech v panelu (ICT2) a jeden počítač se čtečkou pro sledování montáže ASSY2 pro vyrovnání kapacity s výrobní linkou.

Přibyl krok automatizovaných funkčních testů FCT, kdy se v podobné fixtuře dělá finální test sestavené jednotky včetně mechanického či pneumatického testu tlačítek, testu baterie, funkce SIM karty, LED a displeje.             

Obr. 2  Testovací fixtura pro jednu desku

 

Na obr. 3 je vidět uspořádání testovací fixtury pro čtyři testované desky. Ve spodní části (prachotěsně uzavřeno) se skrývá elektronika testeru (čtyřnásobná), pneumatický systém, USB rozbočovač, napáječ atd.

Obr. 3  Testovací fixtura pro čtyři desky v panelu

Závěr

Při vývoji DPS, jak pro malý počet, tak pro sériovou výrobu, je potřeba zaintegrovat již v návrhu způsob testování (DfT). Pro „light“ verzi stačí použít testovací plošky na signály a sériové odpory na rychlé sběrnice a vzít úvahu osvědčená návrhová pravidla.

Pro sériovou výrobu je nutné vytvořit testovací pracoviště s fixturou pro osazené desky, které má stejnou kapacitu jako předcházející výrobní linka.

Ryston vyvíjí a trvale zdokonaluje ICT testovací systém založený na fixtuře a jehlovém poli a využívající i populární rozhraní JTAG. Systém je využíván při výrobním testování desek pro automotivní a lékařskou elektroniku. Vzhledem k malému počtu pracovišť je jeho tvorba a příprava testů na každou novou desku náročná vývojová činnost. Přesto se však toto testovací zařízení osvědčilo a byla jím úspěšně otestována série přes 30 000 kusů jednotek. Dosažená chybovost byla pod 0,3 procenta vyrobených kusů, což lze považovat za úspěch.