Vítejte, dnes je
sobota 23.
listopad
2024
Odborný časopis a portál zaměřený na vývoj a výrobu elektroniky 
Francouzská firma Defacto Technologies z Grenoble dodává software pro návrh čipů v podobě RTL (Register Transfer Level) platforem pro zlepšení integrace, verifikace a Signoff IP cores a Soc (System on Chips). Jedním z jejich programů je právě SoC Compiler, který napomáhá návrhu dnešních velmi komplexních SoC čipů.
SoC Compiler může být použit v plně automatizovaném návrhu včetně IP insertion, IP stitching a design refactoring, zatímco vytváří náhledy na nejvyšší úrovni.
Protože formáty souborů, se kterými SoS Compiler pracuje, jsou definovány polovodičovým průmyslem, návrhářské týmy mohou použít tento nástroj spolu s nástroji od jiných dodavatelů EDA software, například Synopsys, Cadence, Siemens, atd.
SoC Compiler může být také použit s většinou skriptovacích jazyků (Python, Perl, Tcl, atd.) a automaticky přeloží povely do komplexnějších RTL kódů, jako jsou VHDL, Verilog, System Verilog.
mklauz@dps-az.cz
