Simulační nástroj ModelSim PE je nahrazen výkonnějším ModelSim DE

Známý a značně rozšířený softwarový nástroj ModelSim od společnosti Siemens (dříve Mentor Graphics) pro HDL simulaci a verifikaci je určený vývojářům FPGA a ASIC obvodům. Architektura ModelSim podporuje všechny standardně používané jazyky HDL, tj. VHDL, Verilog a SystemVerilog, přičemž lze použít i jazyky PSL a SystemC. ModelSim lze obousměrně propojit s prostředím pro vědeckotechnické výpočty a modelování MATLAB & Simulink.

Populární verze PE, která zahrnovala zejména Code Coverage, Waveform Compare a Enhanced Dataflow Window již není dostupná, ale je možné ji aktualizovat na verzi DE – ta má navíc i tzv. Assertions, což jsou programové konstrukce – mechanismy, umístěné do vnitřních bodů návrhu, schopné zjišťovat správnost fungování obvodu v těchto bodech. 

ModelSim DE je možné získat jak v provedení pro práci s VHDL, tak i pro Verilog. Pokud je potřeba pracovat jak s VHDL, tak s Verilogem, potom je k dispozici provedení ModelSim DE PLUS. Licence je dostupná jak pro práci na jednom daném počítači (Node Locked), tak i plovoucí (floating). K ceně programu je potřeba přičíst i náklady na údržbu programu (maintenance) pro první rok používání.

Více informací je na webové stránce lokálního distributora i výrobce programu. Datasheet v PDF je k dispozici zde.

mklauz@dps-az.cz